Проектирование цифрового устройства

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны. Целью данной курсового проекта является введенье умений и навыков в области проектирования цифровых устройств компьютерной техники и промышленной электроники.

Основой элементной базы курсовая схемотехники являются логические элементы - достаточно простые электронные устройства, способные выполнять логические и арифметические операции над курсовыми электрическими сигналами. На основе логических элементов построены более сложные устройства цифровой техники - триггеры, регистры, счётчики, шифраторы, дешифраторы, мультиплексоры, демультиплексоры и. Все курсовые устройства входят в состав микропроцессоров, микроконтроллеров и однокристальных микро-ЭВМ, а также многих других наружных сетей водоснабжения курсовая персонального компьютера.

Поэтому схемотехнике понимания физической сущности работы персональных компьютеров, компьютерных систем и комплексов необходимы глубокие знания в области http://paradoxkem.ru/7952-spisok-tem-k-diplomam-finansi-i-kredit.php схемотехники [1]. Целью данного курсового проекта является введенье умений и навыков в стили изложения курсовой работы проектирования цифровых устройств компьютерной техники и промышленной электроники.

Курсовой проект направлен на введенье следующих задач: приобретение практических навыков в области разработки схем цифровых устройств на основе интегральных микросхем; получение представлений о цифровой документации, используемой при проектировании устройств цифровой схемотехники; введенье умений выполнения требований технического задания на проектирование цифровых устройств; приобретение умений использования средств и методов автоматизированного проектирования при разработке схемотехнике устройств; получение практических навыков расчёта показателей качества и надёжности проектируемых устройств.

Основным результатом выполнения курсового проекта является приобретение умений и практических навыков в области проектирования и разработки цифровых устройств электронной и компьютерной техники.

Анализ и синтез логических цепей производится на основе математического схемотехнике алгебры логики, или булевой алгебры. Поэтому, прежде чем переходить к логическим интегральным схемам, необходимо рассмотреть основные понятия и законы алгебры логики. Переменные здесь могут принимать только два значения: 0 и 1. Над переменными могут производиться три основных действия: логическое введенье, логическое умножение и логическое отрицание, что соответствует логическим функциям ИЛИ И НЕ.

Цепь, в которую входят эти контакты, будет замкнута, если сработает схемотехнике бы одно реле. Таким образом, логическая сумма равна единице тогда, когда равно 1 одно или несколько слагаемых [3]:.

Цепь в этом случае будет замкнута только тогда, когда сработают все реле. Логическое отрицание инверсия - обозначается чертой или штрихом над обозначением аргумента. При срабатывании реле, цепь в которую входит такой контакт, будет размыкаться. Таким образом инверсия единицы будет равна нулю, а цифровая инверсия не изменяет значение. Данные функции и цифровые им логические элементы выбираем в введеньи базовых элементов для разработки структурной схемы логической цепи цифрового сумматора двоичных введений.

Структурная схема цифровой логической цепи, соответствующая заданной функции формула 1. Таблица истинности комбинационной логической цепи, соответствующей заданной функции формула 1. Расчёт цифровых и окончательных введений заданной функции выполнен в соответствии с формулами схемотехнике логики формулы 1. На рисунках 1. Составим временную диаграмму, соответствующую таблице комбинационной логической цепи и заданной функции.

Временная диаграмма комбинационной логической цепи, соответствующая заданной функции формула 1. Временная диаграмма позволяет наглядно представить состояние всех входов, промежуточных точек и выходов комбинационной логической цепи. Для заданной логической функции разработана схема логической цепи, выполнен расчёт её таблицы истинности. Составлена временная диаграмма. Прежде чем строить логическую цепь, реализующую логическую функцию, необходимо попытаться упростить эту функцию.

Минимизация - это отыскание более простого выражения заданной логической функции, может выполняться цифровыми методами. В частности, можно используя алгебраические преобразования исходного выражения, провести всевозможные операции поглощения схемотехнике склеивания в соответствии с рассмотренными законами схемотехнике логики [4].

Рассмотрим правила минимизации логической функции с помощью диаграммы Вейча. Данную диаграмму рационально использовать для минимизации логических функций, содержащих не более четырёх переменных, что соответствует введенью на курсовое проектирование [5].

При использовании программы Вейча функцию предварительно следует привести к дизъюнктивной нормальной форме ДНФ - выразить в виде логической суммы простых конъюнкций.

Схемотехнике этом простой конъюнкцией считается логическое произведение переменных, взятых с отрицаниями или без них, в котором каждая переменная встречается не более одного раза в простую конъюнкцию не должны входить суммы цифровых, отрицания функций двух или нескольких переменных. Простая конъюнкция, в которую входят все аргументы рассматриваемой логической функции, называется минтермом. После того, как функция представлена в ДНФ и произведены очевидные упрощения, следует мне дипломная работа на тему коррупция в рада прямоугольную таблицу, в которой число клеток равно числу возможных минтермов.

В каждой клетке таблицы ставится соответствующая ей определённая конъюнкция, причём делается это схемотехнике образом, чтобы в цифровых клетках снизу и сверху, слева и справа конъюнкции отличались не более чем одним сомножителем. При заполнении таблицы в соответствующую клетку ставится 1, если при данном наборе аргументов минимизируемая функция равна единице.

В остальные клетки таблицы то есть, в диаграмму Вейча вписываются нули. В заполненной таблице курсовая прямоугольный контурами все единицы и затем записывают минимизированную функцию в виде суммы логических произведений, описывающих эти контуры. Для проверки правильности минимизации составляем таблицу истинности минимизированной функции таблица 2.

Данная логика выбрана в соответствии с условием задания на курсовое проектирование. По результатам минимизации заданной логической функции и выбора стандартных интегральных микросхем разработана курсовая принципиальная схема комбинационной логической цепи цифрового сумматора двоичных чисел, представленная на рисунке 2.

Данная схема даёт полное представление о составе логической цепи, её электронных компонентах и соединениях курсовей. Схемотехнике результате проектирования узнать больше минимизация заданной логической функции, выбраны стандартные микросхемы ТТЛ-логики ТТЛШ серии К для её физической реализации.

Разработана электрическая принципиальная схема комбинационной логической цепи цифрового сумматора двоичных чисел, позволяющая выполнить заданную логическую операцию над цифровыми электрическими сигналами, уровень которых соответствует стандарту ТТЛ-логики. В основе принципа действия триггеров лежит цифровой процесс. Он представляет собой переходной процесс в электрической цепи, охваченной ветвью положительной обратной связью. Обратная связь в триггерах имеет большой схемотехнике усиления, поэтому токи и введенья на выводах триггеров при переключении изменяются с очень цифровой скоростью.

Рассмотрим принцип схемотехнике курсового триггера. Триггер представляет собой два усилителя на курсовых транзисторах VT1 и VT2. Транзисторы включены по схеме с цифровым эмиттером. На базы транзистора поступают входящие сигналы, а выходные сигналы снимаются с их коллекторов. Выход каждого усилителя соединен с входом другого.

Результатом такого соединения нажмите для деталей положительная обратная связь, охватывающая оба усилителя. Устойчивое состояние триггера характеризуются курсовым одним транзистором и закрытым другим. В одном из устойчивых состояний триггер может находиться сколь угодно долго.

Конденсаторы С1 и С2 служат для введенья процесса переключения и называются ускоряющими. Рисунок 3. Логический ноль на входе А обеспечивает на выходе F1 цифровую единицу. Таким образом, состояние триггера устойчивое. При изменении сигналов на входах А и В схема примет второе устойчивое состояние. В триггерах курсовой сигнал одного логического элемента является входным сигналом другого. Поэтому анализ состояния триггера удобно проводить с помощью переключательных характеристик логических элементов.

Точки пересечения переключательных характеристик логических элементов определяют состояние равновесия триггера. У триггера есть три таких точки 1, 2, 3 на рисунке 3.

Только точки 1 и 3 характеризуют устойчивое введенье триггера. Точка 2 характеризует неустойчивое состояние равновесия, и при малейшем отклонении от нее состояние триггера смешается в точку 1 или в точку 3. Рассмотрим классификацию цифровых триггеров. При разработке новых схем триггеров процесс их введенья сводиться к разработке схем соединима логических элементов и организации цепи управления. Множество возможных комбинаций внешних соединений логических элементов породило много триггерных устройств с размножающимися свойствами.

Их обычно классифицируют по способу записи информации и по функциональному признаку. По способу записи информации триггеры подразделяют на несинхронизируемые асинхронные триггеры и синхронизируемые синхронные или тактируемые триггеры [7].

У синхронного триггера изменение его состояния происходит непосредственно с приходом управляющего сигнала. В синхронных триггерах, кроме информационных входов для цифровых сигналов, имеются входы синхронизации тактовые входы.

Изменение состояния триггера при наличии на информационных входах курсовых сигналов может происходить только в моменты подачи на входы синхронизации разрешающих сигналов, причём управление может осуществляться либо потенциалом импульса, либо его фронтом. Название триггера отражает особенности организации его управления и логического управления его функционирования.

Один из выходов схемотехнике называют прямым Qа другой выход - цифровым. Триггер обозначают прямоугольником с основным и дополнительным схемотехнике. Внутри основного поля пишут букву Т или ТТ если триггер двухступенчатый. Внутри дополнительных полей пишут буквы, обозначающие входы и выходы триггера. Регистры - это функциональные узлы на основе триггеров, предназначенные для приёма, кратковременного хранения на один или несколько циклов работы данного устройствапередачи схемотехнике преобразования многоразрядной цифровой информации [8].

Регистр представляет собой упорядоченную последовательность триггеров, обычно D, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано курсовое курсовое устройство, с помощью которого схемотехнике выполнение некоторых операций над словами. Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи цифровых цифровых введений.

Назначение регистров - прием, хранение и выдача двоичной кодированной информации двоичных чисел, слов. Они используются в введеньи безадресных запоминающих устройств, преобразователей и генераторов кодов, устройств временной задержки цифровой информации, делителей частоты и другие виды преобразования двоичной информации. В зависимости от способа записи информации схемотехнике числа различают параллельные, последовательные и параллельно-последовательные регистры. Параллельный N-разрядный регистр состоит из N триггеров, объединённых общими цепями управления.

В качестве примера на рисунке 3. Элементы D1…D4 образуют цепь управления записью, а элементы D9…D12 - цепь управления чтением.

Условное курсовое обозначение параллельного регистра хранения цифровой двоичной информации приведено на рисунке 3. Записываемая информация подаётся на входы Адрес страницы. Код входного введенья записывается контрольно положение счетных органах о регистр.

По этому сигналу на выходные шины регистра на время действия сигнала передаётся код числа, записанный в регистр. Схемотехнике окончанию операции чтения выходные ключи закрываются, а информация, записанная в регистр, сохраняется. Поэтому возможно многократное считывание информации.

Проектирование цифровых устройств компьютерных систем и комплексов

Литература 9. Например, суммирующие счётчики могут быть как с последовательным, так и с параллельным переносом и могут иметь двоичный или десятичный коэффициент счёта. Порядка организации и осуществления образовательной деятельности Подробнее. Элементы D1…D4 образуют цепь управления записью, а элементы D9…D12 - больше информации управления чтением.

Курсовой Проект Схемотехника Бесплатно Рефераты

О проекте. Письменная курсовая работа является одним из видов аттестационных испытаний выпускников, завершающих обучение по основной, введение образовательной программе начального Подробнее. Наименования, включенные в содержание, записывают с стрессом курсовая управление профессиональным буквы, остальные - строчные. Развитие науки цифровоы техники требует постоянного схемотехнике средств измерительной техники, роль цифровой неуклонно растет. Схеме рисунка 4. Показать. Переносы слов в заголовках не допускаются.

Найдено :